Google, SiFive и WD основали альянс для продвижения открытых чипов и SoC

Пoд крылoм нeкoммeрчeскoй oргaнизaции Linux Foundation oбрaзoвaн нoвый прoeкт CHIPS Alliance (Common Hardware for Interfaces, Processors and Systems), нaцeлeнный нa прoдвижeниe oткрытыx aппaрaтныx систeм и рaзвитиe рeшeний нa бaзe aрxитeктуры RISC-V. Учредителями проекта выступили компании Google, SiFive, Western Digital и Esperanto Technologies. CHIPS Alliance позиционируется в качестве кого нейтральная и независимая площадка, на которой неодинаковые производители оборудования могут совместно выковывать проекты по созданию готовых реализаций открытых CPU и одночиповых систем (SoC), использующих архитектуру RISC-V. Если нет организация RISC-V Foundation занимается токмо архитектурой набора команд, но безлюдный (=малолюдный) касается конкретных реализаций, то задачей CHIPS Alliance является тренировка стандартного открытого дизайна чипов с целью мобильных устройств, вычислительных систем, потребительской электроники и интернета вещей. В качестве своего начального вклада учредители CHIPS Alliance передали на совместной разработки следующие проекты: SweRV Core - 32-разрядный RISC-V сердце компьютера, разработанный компанией Western Digital. Чипилис работает на частоте 1.8 GHz, построен бери архитектуре с 8-уровневыми двухмагистральными конвейерами (2-way superscalar) и рассчитан получай производство по техпроцессу 28 нм CMOS. Cхемы, документы, CAD-модели, дизайн чипа, микрокод и полная воплощение на языке Verilog открыты около лицензией Apache 2.0; OmniXtend - сеточный протокол, обеспечивающий когерентность кэша быть передаче данных поверх Ethernet. OmniXtend позволяет меняться сообщениями напрямую с кэшем процессора и может приспособляться для подключения различных ускорителей, хранилищ, устройств памяти (NVDIMM) и сетевых интерфейсов к SoC, а и для создания систем с несколькими чипами RISC-V. Редакция передан компанией Western Digital; Шарашка Google передала реализацию универсальной методологии верификации (UVM) с целью стресс-тестирования вычислительных элементов RISC-V и инструментов на проектирования. В частности, речь ведётся о настраиваемом генераторе потоков инструкций, которые могут существовать для выявления недоработок и узких мест в уровне архитектуры и микроархитектуры; Компания SiFive, основанная создателями RISC-V и подготовившая передовой прототип процессора на базе RISC-V, а равно как совместно с UC Berkeley создавшая новый чесалка описания оборудования Chisel, передаст проекту альтернатор RocketChip SoC, начальную версию когерентного интерфейса TileLink про связывания компонентов SoC и фреймворк Diplomacy. В рамках совместного проекта штабель SiFive также продолжит развитие языка Chisel и промежуточного представления FIRRTL. Напомним, ась? RISC-V предоставляет открытую и гибкую систему машинных инструкций, позволяющую сбивать микропроцессоры для произвольных областей применения, малограмотный требуя при этом отчислений и никак не налагая условий на использование. Подпирание RISC-V присутствует начиная с выпусков Glibc 2.27, binutils 2.30, gcc 7 и ядра Linux 4.15. Ипокрена: http://www.opennet.ru/opennews/art.shtml?num=50302